Accueil
Projet Implantation FPGA de fonctions de décision
Projet Descripteurs de Fourier Généralisés
Projet Détection de formes curvilinéaires
Projet implantation de Viola Jones
Projet Cancer de la prostate
Contact
Demo
Projets perso
  • Implantation FPGA d'opérateurs rapides de classification (SVM et Boosting)

Nous avons montré qu’il est possible d’intégrer un classifieur basé sur des hyperrectangles dans un circuit massivement parallèle pour répondre aux impératifs de temps de traitement, et nous avons montré que ses performances permettent de l’utiliser dans des cas réels de segmentation ou de reconnaissance de visage. Toutefois, les performances de l’algorithme d’apprentissage sont parfois mises en défaut lorsque des données ambiguës se trouvent dans la base d’apprentissage. Nous avons alors proposé une méthode de combinaison de classifieurs, à savoir un réseau de neurones ou une méthode de type SVM pour prétraiter (éditer) les données pendant la phase d’apprentissage. Nous avons obtenu une optimisation du nombre d’hyperrectangles nécessaire à al classification en même temps qu’une amélioration des performances en termes de classification. Une publication présentant de la méthodologie de combinaison d’apprentissage SVM-Polytopes et ses résultats en termes d’implantation et de performances a été acceptée dans la revue Real-Time Imaging en 2003. Nsou avons ainsi montré que dans certaines conditions, il est possible d’approximer la frontière des SVM à l’aide d’hyperretangles, sans dégrader les performances de classification, et en accélérant considérablement la phase de décision. Nous avons développé un outil permettant de générer automatiquement la description VHDL de la frontière, ce qui permet ensuite d’implanter la décision sur FPGA de manière souple.

Cette approche a été étendue au Boosting (Adaboost), pour lequel nous avons également proposé un outil de génération automatique d’architecture.

Publications relatives au projet :

  • Revues

    • "Automatic Hardware Implementation Tool for a Discrete Adaboost-Based Decision Algorithm", Johel MITERAN, Jiri MATAS, Elbey BOURENNANE, Michel PAINDAVOINE, Julien DUBOIS, EURASIP Journal on Applied Signal Processing, Hindawi, 2005 (7), pp. 1035-1046, 2005, paperboosting_v5_1.pdf
    • "Détection de défauts temps réel sur des objets à géométrie complexe : étude par SVM, boosting et hyperrectangles", Sébastien BOUILLANT, Johel MITERAN, Michel PAINDAVOINE, Jiri MATAS, Traitement du Signal, 21 (1), pp. 55-69, 2004, miteran_ts.pdf
    • "SVM approximation for real-time image segmentation by using an improved hyperrectangles-based method", Johel MITERAN, Sébastien BOUILLANT, Elbey BOURENNANE, Real-Time Imaging, Elsevier, 9 (3), pp. 179-188, Juin 2003, miteran_rti.pdf


    Conférences internationales

    • "BOOSTING : FROM DATA TO HARDWARE USING AUTOMATIC IMPLEMENTATION TOOL", Johel MITERAN, Jiri MATAS, Julien DUBOIS, Elbey BOURENNANE, Eusipco, Vienne, Autriche, September 2004.
    • "Automatic FPGA based implementation of a classification tree", Johel MITERAN, Jiri MATAS, Julien DUBOIS, Elbey BOURENNANE, SCS'2004 Signaux, Circuits et Systèmes, Monastir, Tunisia, pp. 189-192, 18 March 2004.
    • "Classification boundary approximation by using combination of training steps for real-time image segmentation", Johel MITERAN, Sébastien BOUILLANT, Elbey BOURENNANE, MLDM'03, Springer-Verlag, Leipzig, Allemagne, 1, pp. 38-42, July 2003, miteran_MLDM_2003.pdf

    Conférences nationales

    • "Implantation automatique et optimisée d’une fonction de décision à l’aide des SVM et du VHDL", Johel MITERAN, Sébastien BOUILLANT, Michel PAINDAVOINE, Elbey BOURENNANE, RFIA 2004, 2004.
Projet Implantation FPGA de fonctions de décision